日本のRapidus 2ナノ試作でTSMCに並ぶ インテル18Aを超えるロジック密度

日本のRapidus、2ナノ試作でTSMCに並ぶ快挙
インテル18Aを超えるロジック密度を達成

日本の｢国家隊｣とも称される半導体メーカーRapidusが、自社開発による
2ナノメートル世代の試作チップ｢2HP｣製程に成功した。外部で公開された
データによると、そのロジック密度は台積電(TSMC)のN2プロセスとほぼ同等で、
インテルの18Aプロセスを大きく凌駕している。Rapidusは一時、東京エレクトロンと
TSMCをめぐる技術流出疑惑に巻き込まれたが、今回の成果によって半導体競争における
“黒馬”として存在感を高めつつある。

テック系メディア《Wccftech》は、Rapidusがここ数カ月で世界的に注目を集め、
米NVIDIAも協力に関心を示していると報じた。半導体情報を発信するXユーザー
@Kurnalsaltsによれば、2HPプロセスのロジック密度は237.31 MTr/mm²で、
TSMCのN2(236.17 MTr/mm²)とほぼ同水準。対して、インテルの18Aは184.21 MTr/mm²にとどまり、
Rapidusとの差は明白だという。

インテルが密度よりも性能や効率性を重視している点も背景にあるが、RapidusとTSMCが
最大ロジック密度を追求しているのは共通している。そのため、両社の最終的な
トランジスタ数は近似する可能性が高いとされる。また、Rapidusは｢単ウェーハ前工程｣を
採用しており、歩留まり改善や性能向上につながると期待されている。

Rapidusは、2026年第1四半期に2ナノ製程のPDK(プロセス設計キット)を顧客に提供する
計画を明らかにしている。外部専門家の分析では、この2HP技術が実用段階に進めば、
日本が先端半導体製造分野で再び存在感を取り戻す可能性が高いと見られている。
https://japan.storm.mg/articles/106453...

返信する

ま、全部中国に売られてお仕舞だよ。
そもそもラピダスのスキームがそれ。

返信する

｢国産｣という安心感

返信する